집적도 한계 돌파 낸드플래시 3D V-NAND 구조와 SLC QLC 비교

낸드플래시는 전원 공급이 차단된 상태에서도 데이터를 영구적으로 보존하는 비휘발성 메모리의 표준으로 자리 잡았습니다. 이는 스마트폰, 서버용 SSD, 고성능 컴퓨팅 등 모든 디지털 생태계의 핵심 저장소로 기능하고 있습니다. 'NAND'라는 이름은 내부 저장 셀들이 직렬로 연결된 독특한 구조가 'NOT AND' 논리 회로와 유사하게 작동하는 특성에서 비롯되었습니다.

이 글에서는 현대 데이터 저장장치의 기반이 된 낸드플래시의 핵심 구조와 작동 원리, 그리고 집적도의 한계를 돌파한 3D V-NAND 기술까지 심층적으로 조망합니다.

비휘발성 메모리의 표준, 낸드플래시의 역할과 구조적 정의

낸드플래시는 전원 공급이 차단된 상태에서도 데이터를 영구적으로 보존하는 비휘발성 메모리의 표준으로 자리 잡았습니다. 이는 스마트폰, 서버용 SSD, 고성능 컴퓨팅 등 모든 디지털 생태계의 핵심 저장소로 기능합니다. 'NAND'라는 이름은 내부 저장 셀들이 직렬로 연결된 독특한 구조가 'NOT AND' 논리 회로와 유사하게 작동하는 특성에서 비롯되었습니다.

NAND 플래시의 핵심은 데이터를 전하 형태로 저장하는 '플로팅 게이트(Floating Gate)' 또는 최신 기술인 '차지 트랩(Charge Trap)' 기반의 셀 구조입니다. 이 구조적 특성이 획기적인 집적도와 대용량 저장 공간 구현의 근간이 됩니다.

데이터를 담는 최소 단위, 셀 구조 및 동작 원리

낸드플래시에서 데이터를 저장하는 가장 기본적인 요소는 셀(Cell)이며, 이 셀의 구조는 고집적화를 위한 기술 진화의 핵심이었습니다. 초기에는 전도성 물질인 부동 게이트(Floating Gate, FG)에 전하를 저장하는 방식이 사용되었으나, 셀 크기가 10나노미터 이하로 미세화되면서 인접 셀 간의 전하 간섭(Cell-to-Cell Interference) 문제가 데이터 신뢰성을 크게 저해하는 심각한 한계에 직면했습니다.

부동 게이트에서 전하 트랩으로의 전환 (CTF)

이러한 스케일링 문제를 근본적으로 해결하고 집적도를 높이기 위해, 낸드플래시는 전하 트랩 플래시(Charge Trap Flash, CTF) 구조로 전환되었습니다. CTF는 기존의 전도성 FG 대신 산화막-질화물-산화막(ONO) 형태의 절연체 층, 특히 질화물(Nitride) 층에 전하를 트랩(Trap)하여 저장합니다. 이는 전하가 한 곳에 모이지 않고 분산되어 저장되므로, 게이트 간의 간섭 현상을 획기적으로 줄일 수 있었으며, 셀의 수직 적층(Stacking)을 가능하게 하여 3차원 V-NAND 구현의 기술적 기반이 되었습니다.

데이터 저장 메커니즘: 문턱 전압(V_T)의 정밀 제어

데이터 저장의 근본 원리는 셀에 주입된 전하량에 따라 트랜지스터의 스위칭 특성을 결정하는 문턱 전압(V_T)이 변화하는 것입니다. 프로그램(Program) 동작 시 전자가 트랩 층으로 주입되면 V_T가 높아져 전류 흐름이 어려워지고, 소거(Erase) 동작 시 전자가 방출되면 V_T가 낮아져 전류 흐름이 쉬워집니다.

낸드플래시는 이 V_T의 차이를 감지하여 0과 1을 읽어내며, 문턱 전압의 구간을 더 세밀하게 나누어 MLC(2비트), TLC(3비트), QLC(4비트)와 같은 다중 레벨 셀(Multi-Level Cell)로 고용량을 구현하는 핵심 원리가 됩니다. 이러한 V_T 변화를 통해 낸드 셀은 전원이 끊겨도 정보를 잃지 않는 비휘발성 특성을 유지합니다.

고집적화 시대에 낸드플래시의 성능과 수명을 결정하는 가장 중요한 요소는 바로 셀 내 전하를 얼마나 안정적으로, 그리고 빠르게 트랩하고 방출할 수 있는가에 달려있습니다.

고밀도화의 한계 돌파, 3D V-NAND 적층 기술

낸드플래시는 저장 용량을 늘리기 위해 셀의 크기를 줄이는 미세 공정(Scaling)을 끊임없이 지속해왔습니다. 그러나 공정 기술이 20나노미터(nm) 이하로 진입하면서, 근접한 셀 간의 전자 간섭(Cell-to-Cell Interference)이 극심해지고 데이터 신뢰성이 급격히 저하되는 물리적 한계에 직면했습니다.

이러한 2차원(2D) 평면 구조의 근본적인 제약을 극복하기 위해 등장한 혁신적인 해법이 바로 셀을 수직 방향으로 쌓아 올리는 3차원 수직 적층 기술, V-NAND(Vertical NAND)입니다.

V-NAND 구조가 가져온 두 가지 핵심 이점

3D 낸드는 데이터를 옆으로 밀집시키는 평면적 확장을 포기하고, 고층 빌딩처럼 메모리 셀을 수직 방향으로 적층합니다. 이 구조는 기존의 플로팅 게이트(Floating Gate) 방식 대신 더욱 안정적인 CTF(Charge Trap Flash) 구조를 채택하여 데이터 저장 안정성을 비약적으로 높였습니다.

V-NAND 기술은 평면 면적당 저장 용량(집적도)을 기하급수적으로 높이는 동시에, 셀 크기를 2D NAND 대비 상대적으로 크게 설계할 수 있게 합니다. 셀 크기가 커지면 전하 저장 공간이 넓어져 셀 마모에 대한 저항력, 즉 수명(Endurance)과 데이터 신뢰성이 혁신적으로 개선되는 이중 효과를 가져옵니다.

이러한 V-NAND 기술 덕분에 낸드플래시는 집적도와 신뢰성을 모두 확보하며 차세대 저장장치 시대를 열었습니다. 현재 주요 제조사들은 100단 이상의 수직 적층 기술(Multi-Layer Stacking)을 주력으로 양산하고 있으며, 최근에는 셀당 4비트(QLC)나 5비트(PLC)를 저장하는 기술과 결합하여 TB(테라바이트)급 대용량 SSD 및 모바일 저장장치 시장을 압도적으로 이끌고 있습니다. 낸드플래시 기술의 진화는 이제 평면이 아닌, 수직의 높이를 경쟁하는 시대로 완전히 전환되었습니다.

저장 용량과 성능의 상충: SLC부터 QLC를 넘어 PLC까지의 분류

낸드플래시 구조의 기본 단위인 셀(Cell)은 전하를 저장하는 양에 따라 전압 상태(문턱 전압, Vth)를 구분하여 데이터를 기록합니다. 이처럼 하나의 셀에 저장하는 비트 수(BPC, Bits Per Cell)에 따라 낸드플래시는 SLC(1비트), MLC(2비트), TLC(3비트), QLC(4비트) 등으로 나뉩니다.

비트 수가 늘어날수록 저장 밀도가 극대화되어 SSD 가격을 낮추는 효과가 크지만, 이는 근본적으로 성능과 수명 희생이라는 상충 관계를 수반합니다.

셀당 비트 수 증가에 따른 트레이드오프 상세 비교

셀당 비트 수가 증가할수록 데이터 구분을 위한 문턱 전압(Vth) 상태의 개수가 기하급수적으로 늘어납니다 (SLC 2개, QLC 16개). 이 미세한 전압 상태 구분이 낸드플래시의 핵심 특성을 결정합니다.

분류	BPC	Vth 상태 수	읽기/쓰기 속도	셀 수명 (P/E Cycle)
SLC (Single Level Cell)	1	2	가장 빠름	가장 김 (최고 신뢰성)
MLC (Multi Level Cell)	2	4	빠름	김 (전문가용/메인스트림)
TLC (Triple Level Cell)	3	8	보통	보통 (소비자 주력)
QLC (Quad Level Cell)	4	16	가장 느림	가장 짧음 (대용량 저장)

SLC는 셀당 단 하나의 전압 상태만 기록하여 안정성이 극대화되는 반면, QLC는 16개의 문턱 전압 상태를 미세하게 구분해야 하므로 데이터 오류(Bit Error) 발생 가능성이 높아집니다. 이를 보정하기 위해 강력한 오류 정정 코드(ECC)가 필요하며, 쓰기 작업 시 정밀한 전압 제어로 인해 속도가 현저히 느려지는 근본적인 트레이드오프를 가집니다. 현재는 5비트 저장 방식인 PLC(Penta Level Cell) 기술까지 연구되고 있습니다.

결론적으로, 셀당 비트 수 증가는 SSD의 GB당 가격을 혁신적으로 낮추지만, 속도와 내구성이 크게 저하됩니다. 따라서 고성능 서버에는 SLC/MLC가, 일반 소비자용으로는 용량 대비 가격 경쟁력이 높은 TLC/QLC가 주로 사용되는 것이 일반적입니다.

데이터 시대의 핵심 기반, 낸드플래시 기술의 미래 조망

낸드플래시는 V-NAND 구조를 통해 2차원 평면의 집적도 한계를 근본적으로 돌파하며 저장 장치 시장을 혁신했습니다. 현재는 수직 적층 단수를 극대화하는 High Stacking 기술과 셀당 저장 밀도를 높이는 PLC(Penta Level Cell) 구현에 연구 역량을 집중하고 있습니다.

데이터 속도, 전력 효율성, 그리고 장기적인 안정성 확보가 미래 과제이며, 이는 AI, 빅데이터 시대를 위한 핵심 기반 기술로의 역할을 강화할 것입니다.

미래 낸드플래시 기술 개발의 주요 방향

• 구조 혁신 지속: 셀 적층 단수를 300단 이상으로 끌어올리는 High Stacking을 넘어 새로운 반도체 낸드플래시 구조 연구를 추진.
• 저장 밀도 극대화: TLC/QLC를 넘어 셀당 5비트(PLC) 이상을 구현하여 TB급 저장 용량을 웨이퍼 하나에 담는 목표 달성.
• 성능 및 안정성 강화: 데이터 전송 속도(I/O Performance)와 전력 효율을 개선하고, 셀 간 간섭 문제를 해결하여 신뢰성 확보.

핵심 기술 관련 자주 묻는 질문

Q1: 낸드플래시와 디램(DRAM)의 구조적/작동 방식의 가장 큰 차이점은 무엇이며, 왜 낸드플래시가 저장장치에 사용되나요?

낸드와 디램은 근본적으로 데이터를 저장하고 읽는 방식이 다릅니다. 낸드플래시는 플로팅 게이트(Floating Gate) 또는 전하 트랩(Charge Trap) 구조를 이용해 전자가 터널 산화막에 갇히게 하여 전원이 없어도 데이터(전하)를 영구 보존하는 비휘발성 메모리입니다. 반면, 디램은 캐패시터에 저장된 전하가 누설되기 쉬워 주기적인 리프레시(Refresh)가 필요한 휘발성 메모리입니다.

핵심 접근 방식 비교

낸드는 페이지/블록 단위의 순차적 접근(Sequential Access)을 통해 대용량 저장이 효율적이며, 디램은 비트 단위의 랜덤 접근(Random Access)이 가능해 시스템의 메인 메모리(RAM)로 쓰여 빠른 임시 저장을 담당합니다.

Q2: 셀당 비트 수(SLC, MLC, TLC, QLC) 증가가 낸드 수명(내구성)을 급격히 감소시키는 원리는 무엇인가요?

셀당 저장 비트 수가 늘어날수록, 하나의 셀이 저장해야 하는 문턱 전압(Threshold Voltage) 레벨의 수가 기하급수적으로 증가합니다. 예를 들어 QLC는 16개의 전압 레벨을 미세하게 구분해야 합니다. 이 미세한 전압 레벨을 정확히 구분하려면 데이터를 기록(Program)할 때 셀에 가해지는 스트레스가 증가하고, 데이터를 읽을 때도 더 정밀하고 느린 센싱이 필요합니다.

결과적으로, 전압 레벨 구분을 위해 셀을 더 자주, 더 정밀하게 제어(프로그래밍 및 소거)해야 하며, 이 과정에서 터널 산화막이 빠르게 마모되어 P/E Cycle(쓰기/지우기 횟수) 수명이 단축되는 것입니다.

또한, 전하 레벨이 미세해질수록 주변 셀과의 간섭(Cell-to-Cell Interference)이나 열화 현상에 더욱 취약해져 데이터 보존 기간(Retention) 역시 줄어들게 됩니다.

Q3: 낸드플래시가 2D 구조에서 3D V-NAND 구조로 전환된 결정적인 이유와 그 기술적 특징은 무엇인가요?

기존 2D 평면 낸드는 미세화 한계(Scaling Limit)와 셀 간 간섭(Interference) 문제로 인해 더 이상 집적도 향상에 어려움을 겪었습니다. 이에 삼성전자를 중심으로 수직으로 셀을 쌓아 올리는 3D V-NAND(Vertical NAND) 기술이 등장했습니다. 이는 입력 데이터인 '반도체 낸드플래시 구조'의 핵심적인 변화입니다.

3D V-NAND의 주요 장점

1. 수직으로 셀을 적층하여 단위 면적당 저장 밀도(Density)를 획기적으로 높입니다.
2. 셀 간 간섭을 줄여 읽기/쓰기 성능과 안정성이 2D 낸드 대비 개선됩니다.
3. 대부분 Charge Trap Flash (CTF) 구조를 채택하여 내구성을 보강합니다.
4. 동일 용량 대비 칩 크기가 줄어들어 제조 원가 경쟁력을 확보할 수 있습니다.